為PCB設計降低EMI的最佳方法之一就是靈活地使用運算放大器。遺憾的是，在許多應用中，運算放大器用于降低EMI的這個作用通常被忽略了...
汽車、工業、醫療和許多其它應用經常會用到一些敏感的類比電路，這些電路在其工作環境中必須執行其功能，同時保持不受雜訊干擾的影響。這些干擾中有許多是來自同一印刷電路板(PCB)上的其他「雜訊」電路，同時，藕合雜訊至PCB及其電路的線纜也會引發其它干擾。
為PCB設計降低電磁干擾(EMI)的最佳方法之一就是靈活地使用運算放大器(OP Amp)。遺憾的是，在許多應用中，運算放大器用于降低EMI的這個作用通常被忽略了。這可能是源于「運算放大器易受EMI的影響，而且必須采取更多措施來增強對雜訊的抗干擾能力」這樣的成見。盡管許多以前生產的元件確實是這樣，但設計師可能沒意識到，最近的運算放大器通常具有比前幾世代更好的抗干擾性能。設計師也可能不了解或沒考慮到運算放大器電路可以為系統和PCB設計降低雜訊所提供的關鍵優勢。本文回顧EMI的來源，并討論有助于為敏感PCB設計減緩近場EMI的運算放大器特性。
EMI的來源、受擾電路和藕合機制
EMI是由電氣雜訊的來源引起的干擾，這種雜訊源通常是無意且非期望的。在各種情況下，干擾的雜訊訊號都是電壓、電流、電磁輻射這三者之一，或雜訊源以這三種形態的某種組合藕合至受擾電路。
EMI并不限于射頻干擾(RFI)。「較低」頻率范圍內低于射頻的頻段存在強大的EMI源，如開關穩壓器、LED電路以及作業于幾十到幾百KHz范圍的馬達驅動器。60Hz線路雜訊則是另一個例子。雜訊源經由四種藕合機制中的一種或多種，將雜訊傳遞到受擾電路。這四種方式中的三種被認為是近場藕合，包括傳導藕合、電場藕合和磁場藕合。第四種機制是遠場輻射藕合，其中電磁能量可在多種波長上輻射。
主動濾波差動模式雜訊
主動式運算放大器濾波器可以在電路頻寬內顯著降低PCB上的EMI和雜訊，但在許多設計中并未被充份利用。期望的差動模式(DM)訊號能以頻帶限制，而不需要的DM雜訊則可加以濾除。圖1顯示通過寄生電容(CP)藕合到輸入訊號中的DM雜訊。組合訊號和雜訊由一階主動低通濾波器接收。差分運算放大器電路的低通截止頻率被設置為僅高于R2和C1所需的訊號頻寬。
較高的頻率以20dB/decade的幅度衰減。如果需要更大的衰減，則可以使用更高階的主動式濾波器(例如-40或-60dB/decade)。推薦使用<1%容差的電阻。同樣地，具有極佳溫度系數(NPO、COG)和5%(或<5%)容差的電容器可獲得最佳的濾波器性能。
圖1：DM和CM輸入雜訊施加于主動式運算放大器濾波器
降低輸入共模雜訊
在圖1中，共模(CM)雜訊源也在電路輸入端產生雜訊。CM雜訊可被形容為在兩個運算放大器輸入端共有(或相同)的雜訊電壓，而且不是運算放大器試圖測量或調節的一部份預期DM訊號。CM雜訊能以多種方式發生。其中一例是在一個系統中，電路的接地參考電壓與其連接的第二個電路處于不同的電壓電位。「接地」電壓的差異可以是毫伏(mV)級或若干伏(V)的程度，而且還可能發生在許多不同的頻率范圍。電壓的這些差異會導致意外的壓降，并且可能干擾連接電路的電流流動。內建許多電路的汽車、飛機和大型建筑物通常易于受到這種類型的干擾。
運算放大器的一個重要優勢在于其差分輸入級架構，以及在配置為差分放大器時抑制CM雜訊的能力。雖然可為每個運算放大器指定共模抑制比(CMRR)，但電路的總CMRR還必須包括輸入和回饋電阻的影響。電阻變化強烈影響CMRR。因此，具有0.1%、0.01%或更佳容差的匹配電阻，才能實現應用所需的CMRR。雖然使用外部電阻可以實現良好的性能，但使用具有內部微調電阻的儀器或差分放大器也是另一種選擇。例如INA188是具有內部微調電阻和104dB CMRR的儀表放大器。
圖1中，如果雜訊在電路的有效頻寬內，則CM雜訊(VCM_noise=VCM1=VCM2)可被運算放大器電路的CMRR所抑制。抑制等級取決于R2/R1選擇的精確匹配電阻。公式1可用于確定CMRRTOTAL，它包括資料手冊中規定的電阻容差(RTOL)和運算放大器CMRR的影響。例如，如果運算放大器資料手冊指定其CMRR(dB)= 90dB，則(1/CMRRAMP)= 0.00003。在許多電路中，電阻容差將會成為實現目標CMRRTOTAL的主要限制因素。
方程式1是從理想運算放大器的CMRR等式中匯出，其中CMRRAMP被假定為非常大(無窮大)。對于理想的運算放大器，(1/CMRRAMP)為零，CMRRTOTAL僅由電阻和AV確定。CMRRTOTAL可用公式2轉換為dB。
公式(1)：
公式(2)：
其中，AV=運算放大器的閉路增益，RTOL=R1和R2的容差%(例如0.1%、0.01%、0.001%)，CMRRAMP=資料表規格中以十進位格式表示的CMRR(不是dB)。
提高對RFI和其它高頻EMI的抗干擾度
如前所述，主動式濾波和CMRR能可靠地降低元件頻帶限制范圍內的電路雜訊，包括高達MHz范圍的DM和CM EMI。然而，暴露在高于預期工作頻率范圍的RFI雜訊可能會導致元件的非線性行為。運算放大器在其高阻抗差分輸入級最易受RFI影響，因為DM和CM RFI雜訊可由內部二極體(由硅上的p-n結形成)整流。整流后產生一個小的直流(DC)電壓或偏移，被放大并可能在輸出端表現為錯誤的DC偏移。根據系統的精確度和靈敏度，這可能會產生不良的電路性能或行為。
所幸使用兩種方法之一可提高運算放大器對RFI的抗干擾能力(或降低敏感度)。第一種也是最好的選擇是使用EMI硬化(EMI-hardened)的運算放大器，它包括內部輸入濾波器，可以抑制數十MHz至高達GHz范圍內的雜訊。TI目前提供80多種EMI硬化元件，可透過TI運算放大器參數搜尋引擎尋找「EMI硬化」。
第二個選擇是將外部EMI/RFI濾波器添加到運算放大器的輸入。如果設計只需要使用不包括內部EMI濾波器的元件，這可能是唯一選擇。圖2顯示使用外部DM和CM濾波器的標淮差分放大器配置，針對的是更高的EMI頻率。
圖2：被動式EMI/RFI輸入濾波器提高了高頻抗擾度
如果沒有輸入濾波器，電路增益為|R2/R1|。如果添加了被動式輸入濾波器，通常需要R3電阻來防范CDM電容降低放大器的相位裕度。DM低通濾波器由R1電阻、CDM和兩個CCM電容組成。CM低通濾波器使用R1電阻和兩個CCM電容。
DM和CM濾波器(fC_DM和fC_CM)的-3dB截止頻率的等式如下所示。fC_DM設置為運算放大器電路的期望頻寬以上頻率，而且通常先確定CDM。然后再選擇比CDM更小至少十倍的CCM電容，以便使其對fC_DM的影響降至最低，而且也因為CCM電容針對的是較高頻率。所以，fC_CM將被設置為高于fC_DM的頻率。請注意，EMI硬化元件可用于取代紅色線框所包圍的元件，簡化了設計。
公式(3)：
公式(4)：
低輸出阻抗降低干擾
運算放大器的另一個重要特性是其極低的輸出阻抗，在大多數配置中通常為幾歐姆(Ω)或更小。要了解如何有益于降低EMI，必須先考慮EMI如何影響低阻抗和高阻抗電路。
圖3顯示兩個電路；第一個是類比數位轉換器(ADC)的輸入音訊電路，它包括1VP-P、2kHz正弦波(VS1)、600Ω來源阻抗(RS1)和一個20kΩ負載阻抗(RL1)。諸如600Ω的來源阻抗常見于麥克風等音訊應用，以及常見于音訊ADC的高輸入阻抗(如20 k)。第二電路是驅動3.3V時脈訊號(VS2)的100 kHz時脈源，其串聯終端電阻為22Ω(RS2)，負載阻抗為500 kΩ(RL2)。高阻抗負載表示另一款元件的數位輸入。
在實際的系統中，100～400kHz范圍內的I2C串列匯流排時脈在音訊ADC和電路中很常見。雖然I2C時脈通常以突發(不連續)方式驅動，但該模擬顯示在時脈驅動時可能產生的影響。在高密度音訊和資訊娛樂PCB設計中，時脈布線確實可能出現在接近靈敏的音訊走線附近。只需幾個pF的寄生PCB電容就可發生電容藕合，并將時脈雜訊電流注入到受擾音訊訊號中。圖3是僅使用1pF寄生電容進行的模擬示例。
圖3：時脈雜訊源和音訊受擾電路
音訊電路如何降低雜訊？事實證明，降低受擾電路的阻抗是降低其對藕合雜訊敏感的一種方法。對于具有較高來源阻抗(> 50Ω)的電路，可以透過最小化與電路負載相關的來源阻抗而降低藕合雜訊。在圖4中，同相配置的OPA350被添加到電路中，以緩沖訊號并隔離來源阻抗與負載。相較于600Ω，運算放大器的輸出阻抗非常低，這顯著降低了時脈雜訊。
圖4：運算放大器電路減少來自時脈源的EMI
別忘了去藕的重要性
在電源接腳添加去藕電容，對于高頻EMI雜訊的濾除以及增強運算放大器電路的抗干擾度非常有益。本文中的所有圖示都顯示去藕電容CD是電路的一部份。雖然探究去藕的問題會馬上就會變得很復雜，但有一些適用于任何設計的理想「經驗法則」。特別是選擇具有以下特性的電容：
(a)極佳的溫度系數，如X7R、NPO或COG；
(b)極低的等效串聯電感(ESL)；
(c)所需頻譜范圍內的最低阻抗；
(d)1～100nF范圍的電容值通常都適用，但上述標淮(b)和(c)比電容值(d)更重要。
電容的布局與走線連接就像所選擇的電容一樣重要。盡可能地將電容放置在靠近電源接腳處。電容與PCB電源/接地的連接應盡可能短，可采用短走線或過孔連接。
結論
運算放大器有助于減少PCB上的近場EMI，并強化系統設計。以下是任何設計都必須考慮的一些要點：
? 使用精心選擇的主動式濾波器配置，降低電纜/電路的輸入DM雜訊(圖1)；
? 選擇具有高CMRR的運算放大器并使用精密匹配電阻，減少電纜/電路的輸入CM雜訊(圖1、等式1、2)；
? 選擇EMI硬化元件或使用外部被動式EMI/RFI濾波器，進一步增強對于高頻EMI或RFI(DM/CM雜訊)的抗干擾度(圖2)；
? 當驅動訊號至PCB上的其它電路時，使用運算放大器輸出的低阻抗，降低藕合雜訊；
? 最后，為運算放大器和其它所有電路使用適當的去藕策略，從而降低電源雜訊。
深圳宏力捷推薦服務：PCB設計打樣 | PCB抄板打樣 | PCB打樣&批量生產 | PCBA代工代料
簡體中文
English
